圖片名稱

新聞中心

【幹貨】MOS器件物理基礎

摘要 ：

1 、MOSFET的結構（1）CMOS工藝截麵圖
（2）MOS符號2.MOS的I/V特性
（1）閾值電壓（VTH）
NFET的VTH通常定義為界麵的電子濃度等於P型襯底的多子濃度時的柵壓 。ΦMS是多晶矽柵和矽襯底的功函數之差 ；
q是電子電荷，Nsub是襯底摻雜濃度 ，Qdep是耗盡區電荷 ，Cox是單位麵積的柵氧化層電容 ，εsi表示矽介電常數 。通過以上公式求得的閾值電壓 ，通常為“本征(native)閾值” 典型值為-0.1V 。在器件製造工藝中 ，通常通過向溝道區注入雜質來調整閾值電壓 ，對於NMOS ，通常調整到0.7V(依工藝不同而不同) 。（2）MOS器件的I/V特性

  • 截止區（VGS<VTH）
  • 三極管區（線性區）（VDS<VGS-VTH）
  • 飽和區（VDS>=VGS-VTH）

     

3.二級效應（1）體效應
對於NMOS ，當VB<VS時，隨VB下降 ，在沒反型前 ，耗盡區的電荷Qd增加 ，造成VTH增加 ，也稱為“背柵效應”
（2）溝長調製效應當溝道夾斷後 ，當VDS增大時 ，溝道長度逐漸減小 ，即有效溝道長度L'是VDS的函數 。
定義L'=L-△L ，△L/L=λVDS(3)亞閾值導電性當VGS≈VTH時和略小於VTH ，“弱”反型層依然存在 ，ID與VGS呈現指數關係 。當VDS>200mV時 。這裏ζ>1 ，VT =kT/q(4)電壓限製

  • 柵氧擊穿 ：過高的VGS導致
  • “穿通”效應 ：過高的VDS,漏極周圍的耗盡層變寬 ，會到達源極周圍 ，產生很大的漏電流。

4.MOS器件電容

  • 柵和溝道之間的氧化層電容 ：
  • 襯底和溝道之間的耗盡層電容 ：
  • poly與 DS交疊而產生的電容C3,C4 ，每單位寬度交疊電容用Cov表示 。
  • DS與襯底之間的結電容C5 ，C6 ，結電容 ：
     

Cj0是在反向電壓VR為0時的電容 ，φB是結的內建電勢 ，m=0.3~0.4等效電容 ：

  • 器件關斷時 ，CGD=CGS=Cov*W
  • CGB由氧化層電容和耗盡層電容串聯得到
  • 深三極管區時 ，VD≈VS,
     
  • 飽和區CGD=Cov*W

在三極管區和飽和區 ，CGB通常可以被忽略 。
5.MOS小信號模型

  • 大信號模型

Cgs等電容的電容值構成信號相對於偏置工作點而言比較大 ，會顯著影響偏置工作點時用該模型 。

  • 小信號模型

信號相對於偏置工作點而言比較小 ，不會顯著影響偏置工作點時用該模型簡化計算 。由gm ，gmb ，ro等構成低頻小信號模型 ，高頻時還需加上Cgs等寄生電容 ，寄生電阻（接觸孔電阻 ，導電層電阻等）
6.MOS SPICE模型
在電路仿真中 ，SPICE要求每個器件都有一個精確地模型 。
（1）種類 ：第一代 ：MOS1,MOS2,MOS3;第二代 ：BSIM,HSPICE level=28，BSIM2;第三代 ：BSIM3,MOS model9 ，EKV(Enz-Krummenacher-Vittoz)；Finfit工藝 ：一般為BSIM-CMG
目前工藝廠家最長提供的MOS SPICE模型為BSIM3V3
（2）仿真器 ：HSPICE;SPECTRE;PSPICE;ELDO等（3）基本的SPICE仿真

摸摸藍字看更多菲律賓亞星科技代理品牌 ：

                    持續更新中……

 

摸摸藍字看菲律賓亞星大事件 ：

    持續更新中……

 

摸摸藍字看技術幹貨 ：

     持續更新中……